

北京邮电大学 2008—2009 学年第一学期

《数字逻辑与数字系统》期末考试试题 (A)

考试 注意 事项	一、学生参加考试须带学生证或学院证明, 未带者不准进入考场。学生必须按照监考教师指定座位就坐。 二、书本、参考资料、书包等物品一律放到考场指定位置。 三、学生不得另行携带、使用稿纸, 要遵守《北京邮电大学考场规则》, 有考场违纪或作弊行为者, 按相应规定严肃处理。 四、学生必须将答题内容做在试题答卷上, 做在草稿纸上一律无效。 五、学生的姓名、班级、学号、班内序号等信息由教材中心统一印制。								
考试 课程	数字逻辑与数字系统			考试时间		2009 年 1 月 13 日			
题号	一	二	三	四	五	六	七	八	总分
满分	10	20	10	10	10	12	14	14	
得分									
阅卷 教师									

一、选择题 (每小题 1 分, 共 10 分。)

- $F = A(\bar{A} + B) + B(B + C + D) = (\quad)$
 A. B B. $A + B$ C. 1 D. AB
- 同步时序电路和异步时序电路比较, 其差异在于后者 ()
 A. 没有稳定状态 B. 没有统一的时钟脉冲控制
 C. 输入数据是异步的 D. 输出数据是异步的
- $(10000011)_{8421BCD}$ 的二进制码为 ()。
 A. $(10000011)_2$ B. $(10100100)_2$ C. $(1010011)_2$ D. $(11001011)_2$
- 74LS85 为四位二进制数据比较器。如果只进行 4 位数据比较, 那么三个级联输入端 $a < b$ 、 $a > b$ 、 $a = b$ 应为 ()。
 A. $a < b$ 接地, $a > b$ 接地, $a = b$ 接地
 B. $a < b$ 接高电平, $a > b$ 接高电平, $a = b$ 接高电平
 C. $a < b$ 接高电平, $a > b$ 接高电平, $a = b$ 接地
 D. $a < b$ 接地, $a > b$ 接地, $a = b$ 接高电平


5. N 个触发器可以构成能寄存 () 位二进制数码的寄存器。
A. N B. $2N$ C. 2^N D. N^2
6. 时序电路中对于自启动能力的描述是 ()。
A. 无效状态自动进入有效循环, 称为具有自启动能力。
B. 无效状态在时钟脉冲作用下进入有效循环, 称为具有自启动能力。
C. 有效状态在时钟脉冲作用下进入有效循环, 称为具有自启动能力。
D. 有效状态自动进入有效循环, 称为具有自启动能力。
7. 数字系统的设计需要用到 ASM 图, 它是设计 () 的重要工具。
A. 运算器 B. 寄存器 C. 控制器 D. 存储器
8. 四位超前进位加法器 74LS283 提高了工作速度, 原因在于 ()。
A. 各位的进位是快速传递的 B. 它是四位串行进位加法器
C. 内部具有四个全加器 D. 各位的进位是同时形成的
9. ispLSI 系列器件是 () 的高密度 PLD 产品。
A. 基于与或阵列结构 B. 基于或阵列结构
C. 基于全译码结构 D. 基于可编程数字开关
10. 设计一个存储器, 其地址线有 14 条 ($A_0 \sim A_{13}$)、数据线有 $D_0 \sim D_7$ 。现有芯片 $32K \times 8$ 、 $8K \times 2$ 、 $14K \times 4$ 、 $16K \times 4$ 。确定正确方案为 ()。
A. $14K \times 4$ 二片 B. $8K \times 2$ 八片 C. $32K \times 8$ 一片 D. $16K \times 4$ 四片

二、填空题 (每小题 2 分, 共 20 分)

1. 三态门的三种状态是指_____、_____、_____。
2. 欲使 JK 触发器按 $Q_{n+1} = \overline{Q_n}$ 工作, 应使输入 $J = (\quad)$ 、 $K = (\quad)$ 。
3. 与最小项 $\overline{A}BCD$ 相邻的最小项有_____个, 是_____。
4. 数据传输中接收及发送方约定采用偶校验。接收方收到这样一组数据 $(111001010)_2$
(最后一位为监督码元), 数据是_____ (正确/错误) 的。

5. 由发光二极管组成的七段数码显示器, 当采用共阳极接法时,

若 $a \sim g = 0100100$, 则显示的数字是_____。



五五复印店

6. 一个由 74LS138 构成的逻辑电路如图 1 所示, 函数 F 的最小项表达式

为_____。

7. 可编程、可擦除 ROM 有两种芯片, 一种是 EPROM, 另一种是_____。

8. 可编程逻辑阵列 PLA 的内部结构是, 与阵列_____、或阵列_____。

9. VHDL 语言编程中结构体的三种描述方式分别为_____、

_____、_____。

10. 在数字系统中_____提供信息传输功能。




图 1

三、组合逻辑分析 (10 分)

可控函数发生器如图 2 所示, 其中 C_1 、 C_2 为控制端, A 和 B 为输入变量, F 为输出变量。

1. 写出输出函数 $F(A, B, C_1, C_2)$ 的逻辑表达式;

2. 当 C_1 、 C_2 的取值如表 4, 写出 F 与 A、B 的逻辑关系填入表 4 中。




图 2

表 4

C_1	C_2	$F=f(A, B)$
0	0	
0	1	
1	0	
1	1	


四、时序电路分析 (10 分)

十进制同步计数器

74LS162 改变模值的连接电路如图 3。CO 是进位输出信号，当 $Q_D Q_C Q_B Q_A = 1001$ 时， $CO = 1$ 。

回答如下问题：

1. 图 3 构成模几计数器？
2. 状态变化过程是什么？
3. 图 3 采用了中规模集成计数器构成任意进制计数器的什么方法？（复位法、预置法）



五、组合电路设计（10 分）

设计一个能判断某同学是否结业的逻辑电路，参加四门考试，规定如下：

☆政治 及格得 1 分 不及格得 0 分

☆理化 及格得 2 分 不及格得 0 分

☆英语 及格得 3 分 不及格得 0 分

☆数学 及格得 4 分 不及格得 0 分

若总得分为 6 分以上（包括 6 分）就可结业。要求：

1. 定义输入和输出逻辑变量；
2. 列出真值表；
3. 根据卡诺图写出输出最简“与或”表达式；
4. 用适当门电路设计该电路。

六、时序电路设计 (12 分)

设计一个 1011 序列检测器(序列不重叠), X 为输入信号, Z 为输出信号。

1. 画状态转移图;
2. 确定最少用几个 D 触发器;
3. 写状态转移表;
4. 写状态方程、激励方程、输出方程。

七、硬件描述语言设计（14 分）

采用 VHDL 语言设计一个计数监视电路图 4 所示。8421BCD 码十进制计数器处于计数状态，当其计数值能被 2 整除时，该监视电路输出 1，否则输出 0。

写出完整的设计源程序。




图 4

八、小型控制器设计（14 分）

某数字系统的 ASM 图如图 5 所示，设计多路选择器型控制器电路。

1. 列出状态转移真值表；
2. 写出多路选择器 MUX 的输入表达式；
3. 写出控制命令 Z1、Z2、Z3 的表达式；
4. 画出控制电路图。




图 5

北京邮电大学 2008—2009 学年第一学期

《数字逻辑与数字系统》期末考试试题 (A) 答案

一、选择题 (每小题 1 分, 共 10 分。)

1. A
2. B
3. C
4. D
5. A
6. B
7. C
8. D
9. A
10. B

二、填空题 (每小题 2 分, 共 20 分)

1. 0、1、高阻。(低电平、高电平、高阻)
2. 1、1。
3. 4, $\overline{A}\overline{B}CD, \overline{A}B\overline{C}D, \overline{A}BC\overline{D}, \overline{A}BCD$ (0、3、5、9)。
4. 错误。
5. 5。
6. $F(W, X, Y) = \sum(1, 2, 4, 6)$
7. EEPROM。
8. 可编程、可编程。
9. 数据流描述方式、结构描述方式、行为描述方式。
10. 数据通路。(总线)

三、组合逻辑分析 (10 分)

1. $F = [(A \oplus C_1)(B \oplus C_1)] \oplus C_2$; (2 分)

2.

学五复印店

表 4

C1	C2	$F=f(A,B)$	
0	0	AB	2 分
0	1	$\overline{A}B$	2 分
1	0	$A\overline{B}$	2 分
1	1	$A+B$	2 分

四、时序电路分析 (10 分)

- (4 分) 构成模 7 计数器。
- (4 分) $3 \rightarrow 4 \rightarrow 5 \rightarrow 6 \rightarrow 7 \rightarrow 8 \rightarrow 9 \rightarrow 3$
- (2 分) 预置法

五、组合电路设计 (10 分)

- (2 分) 定义输入和输出逻辑变量；A=政治，B=理化，C=英语，D=数学。
1 及格，0 不及格。F=输出 1 结业，0 不结业
- (3 分) 列出真值表；


A (1)	B (2)	C (3)	D (4)	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

3. (3 分) 根据卡诺图写出输出最简“与或”表达式;

AB \ CD	00	01	11	10
00				
01		1	1	
11	1	1	1	1
10			1	


$$F = BD + CD + ABC$$

4. (2 分) 用适当门电路设计该电路。



六、时序电路设计 (12 分)

1. (3 分) 画状态转移图;



2. (3 分) 确定最少用几个 D 触发器; (状态化简)

	X=0	X=1
S0	S0/0	S1/0
S1	S2/0	S1/0
S2	S0/0	S3/0
S3	S2/0	S4/1
S4	S0/0	S1/0

合并

	X=0	X=1
S0	S0/0	S1/0
S1	S2/0	S1/0
S2	S0/0	S3/0
S3	S2/0	S0/1

用两个 D 触发器。

3. (3 分)写状态转移表:

$Q_1^n Q_0^n$	$Q_1^{n+1} Q_0^{n+1}$	Z	条件
00(S0)	00	0	$\overline{X}$
	01	0	X
01(S1)	11	0	$\overline{X}$
	01	0	X
11(S2)	00	0	$\overline{X}$
	10	0	X
10(S3)	11	0	$\overline{X}$
	00	1	X

4. (3 分)写状态方程、激励方程、输出方程。

$$Q_1^{n+1} = \overline{Q_1^n} Q_0^n \overline{X} + Q_1^n Q_0^n X + Q_1^n \overline{Q_0^n} \overline{X}$$

$$Q_0^{n+1} = \overline{Q_1^n} X + \overline{Q_1^n} Q_0^n + Q_1^n \overline{Q_0^n} \overline{X}$$

$$D1 = \overline{Q_1^n} Q_0^n \overline{X} + Q_1^n Q_0^n X + Q_1^n \overline{Q_0^n} \overline{X}$$

$$D0 = \overline{Q_1^n} X + \overline{Q_1^n} Q_0^n + Q_1^n \overline{Q_0^n} \overline{X}$$

$$Z = Q_1^n \overline{Q_0^n} X$$

七、硬件描述语言设计 (14 分)

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
USE IEEE.std_logic_arith.ALL;
```

```
ENTITY test IS
```

```
    PORT (clk: IN  std_logic;
          Y  : OUT std_logic);
```

```
END test;
```

```
ARCHITECTURE test_arc OF test IS
```

```
    signal q : std_logic_vector(3 DOWNT0 0);
```

```
BEGIN
```

```
    PROCESS (clk)
```

```
    BEGIN
```

```
        IF (clk'event AND clk ='1')THEN
```

```
            IF (q ="1001")THEN
```

```
                q <= "0000";
```

```
            else
```

```
                q <= q+1;
```

```
            END IF;
```

```
        END IF;
```

```
    END PROCESS;
```

```
    PROCESS (q)
```

```
    BEGIN
```

```
        case q is
```

```
            WHEN "0000" =>Y <='1';
```

```
            WHEN "0010" =>Y <='1';
```

```
            WHEN "0100" =>Y <='1';
```

```
            WHEN "0110" =>Y <='1';
```

```
            WHEN "1000" =>Y <='1';
```

```
            WHEN OTHERS =>Y <='0';
```

```
        END case
```

```
    END PROCESS;
```

```
END test_arc;
```

1=X	0=X	
012	002	02
012	032	12
012	002	22
002	032	32

器宽线 0 个画

五进制数 (10) 2

10	0	00	(02)00
10	0	10	
10	0	11	(12)10
10	0	10	
10	0	00	(22)11
10	0	10	
10	0	11	(32)01
10	1	00	

五进制数 (10) 2

$$\overline{X} \cdot \overline{Y} \cdot \overline{Z} + X \cdot \overline{Y} \cdot \overline{Z} + \overline{X} \cdot Y \cdot \overline{Z} = \overline{Y} \cdot \overline{Z}$$

$$\overline{X} \cdot \overline{Y} \cdot \overline{Z} + \overline{Y} \cdot \overline{Z} + X \cdot \overline{Y} = \overline{Y} \cdot \overline{Z}$$

$$\overline{X} \cdot \overline{Y} \cdot \overline{Z} + X \cdot \overline{Y} \cdot \overline{Z} + \overline{X} \cdot Y \cdot \overline{Z} = \overline{Y} \cdot \overline{Z}$$

$$\overline{X} \cdot \overline{Y} \cdot \overline{Z} + \overline{Y} \cdot \overline{Z} + X \cdot \overline{Y} = \overline{Y} \cdot \overline{Z}$$

$$X \cdot \overline{Y} \cdot \overline{Z} = \overline{Y} \cdot \overline{Z}$$

八、小型控制器设计 (14 分)

1 (4 分) 列出状态转移真值表;

PS	NS		输出
00	11	X	Z1
	01	$\overline{X}Y$	
	10	$\overline{X}\overline{Y}$	
01	00	$\overline{X}$	Z3
	10	X	
10	00		Z1
11	11	$\overline{Y}$	Z2
	10	Y	

2. (4 分) 写出多路选择器 MUX 的输入表达式;

$$MAX1(0) = X + \overline{X}Y$$

$$MAX1(1) = X$$

$$MAX1(2) = 0$$

$$MAX1(3) = 1$$

$$MAX0(0) = X + \overline{X}Y$$

$$MAX0(1) = 0$$

$$MAX0(1) = 0$$

$$MAX0(3) = \overline{Y}$$

3. (3 分) 写出控制命令 Z1、Z2、Z3 的表达式;

$$Z1 = \overline{Q_1}\overline{Q_0} + Q_1\overline{Q_0} \quad Z2 = Q_1Q_0 \quad Z3 = \overline{Q_1}Q_0$$

4. (3 分) 画出控制电路图。

